FPGAで組む回路規模が大きくなってくると、波形目視でのシミュレーションは抜けが多くなり、どうすれば良いか悩んでいます。少し検証手法について調べてみると、「アサーション」という手法があることを知りました。(詳細説明は以下ページが詳しいです) その…